Warning: include(/var/www/iill7773/data/www/wiselab.ru/wp-content/plugins/wp-super-cache/wp-cache-base.php): failed to open stream: No such file or directory in /home/u7426dd0/domains/wiselab.ru/public_html/wp-content/plugins/wp-super-cache/wp-cache.php on line 65

Warning: include(): Failed opening '/var/www/iill7773/data/www/wiselab.ru/wp-content/plugins/wp-super-cache/wp-cache-base.php' for inclusion (include_path='.:/opt/alt/php55/usr/share/pear:/opt/alt/php55/usr/share/php') in /home/u7426dd0/domains/wiselab.ru/public_html/wp-content/plugins/wp-super-cache/wp-cache.php on line 65

Warning: include_once(/var/www/iill7773/data/www/wiselab.ru/wp-content/plugins/wp-super-cache/ossdl-cdn.php): failed to open stream: No such file or directory in /home/u7426dd0/domains/wiselab.ru/public_html/wp-content/plugins/wp-super-cache/wp-cache.php on line 82

Warning: include_once(): Failed opening '/var/www/iill7773/data/www/wiselab.ru/wp-content/plugins/wp-super-cache/ossdl-cdn.php' for inclusion (include_path='.:/opt/alt/php55/usr/share/pear:/opt/alt/php55/usr/share/php') in /home/u7426dd0/domains/wiselab.ru/public_html/wp-content/plugins/wp-super-cache/wp-cache.php on line 82
логически | Учебники

Записи с меткой «логически»

Параметры модели динамики ОЗУ

Параметры модели динамики ОЗУ

Идентификатор

Параметр

Идентификатор

Параметр

TPADHMN

Время выборки адреса при переключении выходов 0->1, минимальное значение

TSUDEWMN

Время установления данных относительно переднего фронта сигнала разрешения, минимальное значение

TPADHTY

То же, типичное значение

TSUDEWTY

То же, типичное значение

TPADHMX

То же, максимальное значение

TSUDEWMX

То же, максимальное значение

TPADLMN

Время выборки адреса при переключении выходов 1->0, минимальное значение

TSUAEWMN

Время установления адреса относительно переднего фронта сигнала разрешения, минимальное значение

TPADLTY

То же, типичное значение

TSUAEWTY

То же, типичное значение

TPADLMX

То же, максимальное значение

TSUAEWMX

То же, максимальное значение

TPERDHMN
1..

Время выборки разрешения при переключении выходов Z->1, минимальное значение

TWEWHMN

Длительность сигнала разрешения при записи 1, минимальное значение

TPERDHTY

То же, типичное значение

TWEWHTY

То же, типичное значение

TPERDHMX

То же, максимальное значение

TWEWHMX

То же, максимальное значение

TPERDLMN

Время выборки разрешения при переключении выходов Z- >0, минимальное значение

TWEWLMN

Длительность сигнала разрешения при записи 0, минимальное значение

TPERDLTY

То же, типичное значение

TWEWLTY

То же, типичное значение

TPERDLMX

То же, максимальное значение

TWEWLMX

То же, максимальное значение

TPERDHZMN

Время выборки разрешения при переключении выходов 1- >Z, минимальное значение

THDEWMN

Время удержания входных данных относительно заднего фронта сигнала разрешения записи, минимальное значение

TPERDHZTY

То же, типичное значение

THDEWTY

То же, типичное значение

TPERDHZMX

То же, максимальное значение

THDEWMX

То же, максимальное значение

TPERDLZMN

Время выборки разрешения при переключении выходов 0->Z, минимальное значение

THAEWMN

Время удержания адреса по отношению к заднему фронту сигнала разрешения записи, минимальное значение

TPERDLZTY

То же, типичное значение

THAEWTY

То же, типичное значение

TPERDLZMX

То же, максимальное значение

THAEWMX

То же, максимальное значение

Прочие устройства. Источники постоянных логических сигналов.
Эти компоненты имеют выходы, но не имеют входов. Логический уровень выходного сигнала равен «1» для источников типа PULLUP и «О» для источников типа PULLDN.
Внутренние сопротивления источников задаются при описании модели вход/выход. Модель динамики эти источники не имеют. Приведем в табл. 4.43 их описание.
Источники постоянных логических сигналов

Тип

Параметр

Порядок перечисления выводов

Функциональное назначение

PULLUP

Количество источников логического сигнала «1»

Вых.1, вых. 2, …

Матрица источников

PULLDN

Количество источников логического сигнала «0»

Вых.1, вых. 2, …

Матрица источников

Приведем пример задания источников логических сигналов со своими моделями вход/выход:
U4 PULLUP(2) $G_DPWR $G_DGND PINO PIN1 R2K ; Два источника «1»
U5 PULLDN(4) $G_DPWR $G_DGND BUSO, BUS1, BUS2, BUSS R50 ; Четыре источника «О»
.MODEL R2K UIO (drvh=2K)
.MODEL R50 UIO (drvl=50)
Цифровые линии задержки. Они осуществляют задержку входного сигнала любой длительности (заметим, что вентили не пропускают импульсы, длительность которых меньше времени задержки). далее…

Перечень триггеров

Перечень триггеров

Тип

Параметры

Порядок перечисления выводов

Функциональное назначение

Триггеры с динамическим управлением

JKFF

Количество триггеров

S, R, С, J 1 , J 2 ….. K 1 , K 2 , …. Q 1 , Q 2 ….. Q 1 , Q 2 , …

JK-триггер с отрицательным фронтом срабатывания и низким уровнем сигнала установки и сброса

DFF

Количество триггеров

S, R, С, D 1 , D 2 ….. Q 1 , Q 2 …..Q 1 , Q 2 , …

D-триггер с положительным фронтом срабатывания и низким уровнем сигнала установки и сброса

Триггеры. с потенциальным управлением

SRFF

Количество триггеров

S, R, G, S 1 , S 2 ….. R 1 , R 2 , …, Q 1 ,Q 2 ….. Q 1 , Q2, …

Двухтактный синхронный RS-триггер

DLTCH

Количество триггеров

S, R, G, D 1 , D 2 , …, Q 1 , Q 2 , …, Q 1 ,Q 2 , …

Однотактный синхронный D-триггер

Модели динамики триггеров с динамическим управлением имеют формат .MODEL <имя модели> UEFF [(параметры)]
Параметры модели триггеров с динамическим управлением типа UEFF приведены (значения-по умолчанию — 0, единица измерения — с). Косая черта «/» означает «или»; например, запись S/R означает сигнал S или R.
Параметры моделей триггеров с динамическим управлением

Идентификатор

Параметр

TPPCQLHMN

Задержка перехода «0»->«1» со входа S/R к выходам Q/Q, минимальное значение

TPPCQLHTY

То же, типичное значение

TPPCQLHMX

То же, максимальное значение

TPPCQHLMN

Задержка перехода «1»->«0» со входа S/R к выходам Q/Q, минимальное значение

TPPCQHLTY

То же, типичное значение

TPPCQHLMX

То же, максимальное значение

TWPCLMN

Максимальная длительность сигнала «0» на входе S/R, минимальное значение

TWPCLTY

То же, типичное значение

TWPCLMX

То же, максимальное значение

TPCLKQLHMN

Задержка перехода «0»->«1» от фронта импульса С/С до выхода Q/Q, минимальное значение

TPCLKQLHTY

То же, типичное значение

TPCLKQLHMX

То же, максимальное значение

 

Идентификатор

Параметр

TPCLKQHLMN

Задержка перехода «1»- >«0» от фронта импульса С/С до выхода Q/Q, минимальное значение

TPCLKQHLTY

То же, типичное значение

TPCLKQHLMX

То же, максимальное значение

TWCLKLMN

Минимальная длительность сигнала «0» на входе С/С, минимальное значение

TWCLKLTY

То же, типичное значение

TWCLKLMX

То же, максимальное значение

TWCLKHMN

Минимальная длительность сигнала «1» на входе С/С, минимальное значение

TWCLKHTY

То же, типичное значение

TWCLKHMX

То же, максимальное значение

TSUDCLKMN

Время подготовки к работе по входам J/K/D перед действием фронта синхроимпульса С, минимальное значение

TSUDCLKTY

То же, типичное значение

TSUDCLKMX

То же, максимальное значение

TSUPCCLKHMN

Длительность сигнала «1» на входах S/R при действии фронта синхроимпульса С/С, минимальное значение

TSUPCCLKHTY

То же, типичное значение

TSUPCCLKHMX

То же, максимальное значение

THDCLKMN

Длительность сигнала на входе J/K/D после действия фронта синхроимпульса С/С, минимальное значение 1

THDCLKTY

То же, типичное значение

THDCLKMX

То же, максимальное значение

Модель динамики триггеров с потенциальным управлением имеет формат .MODEL <имя модели> UGFF [(параметры)]
Параметры моделей триггеров с потенциальным управлением типа UGFF приведены в табл. 4.39 (значения по умолчанию — 0, единица измерения — с).
Параметры моделей триггеров с потенциальным управлением

Идентификатор

Параметр

TPPCQLHMN

Задержка перехода «0»->«1» со входа S/R к выходам Q/Q, минимальное значение

TPPCQLHTY

То же, типичное значение

TPPCQLHMX

То же, максимальное значение

TPPCQHLMN

Задержка перехода «1»- »«0» со входа S/R к выходам Q/Q, минимальное значение

TPPCQHLTY

То же, типичное значение

 

Идентификатор

Параметр

TPPCQHLMX

To же, максимальное значение

TWPCLMN

Минимальная длительность сигнала «0» на входе S/R, минимальное значение

TWPCLTY

То же, типичное значение

TWPCLMX

То же, максимальное значение

TPGQLHMN

Задержка перехода «0»->«1» от фронта импульса синхронизации G до выхода Q/Q, минимальное значение

TPGQLHTY

То же, типичное значение

TPGQLHMX

То же, максимальное значение

TPGQHLMN

Задержка перехода «1»->«0» от фронта импульса синхронизации G до выхода Q/Q, минимальное значение

TPGQHLTY

То же, типичное значение

TPGQHLMX

То же, максимальное значение

TPDQLHMN

Задержка перехода «0»->«1» от входа S/R/D до выхода Q/Q

TPDQLHTY ,

То же, типичное значение

TPDQLHMX

То же, максимальное значение

TPDQHLMN

Задержка перехода «1»->«0» от входа S/R/D до выхода Q/Q

TPDQHLTY

То же, типичное значение

TPDQHLMX

То же, максимальное значение

TWGHMN

Минимальная длительность сигнала «1» на входе G, минимальное значение

TWGHTY

То же, типичное значение

TWGHMX

То же, максимальное значение

TSUDGMN

Время подготовки к работе по входам S/R/D перед действием фронта синхроимпульса G, минимальное значение

TSUDGTY

То же, типичное значение

TSUDGMX

То же, максимальное значение

TSUPCGHMN

Длительность сигнала «1» на входах S/R при действии фронта синхроимпульса G, минимальное значение

TSUPCGHTY

То же, типичное значение

TSUPCGHMX

То же, максимальное значение

THDGMN

Длительность сигнала на входе S/R/D после действия фронта синхроимпульса G, минимальное значение

THDGTY

То же, типичное значение

THDGMX

То же, максимальное значение

 

По умолчанию в начальный момент времени выходные состояния триггеров приняты неопределенными (состояния X). Они остаются таковыми до подачи сигналов установки или сброса или перехода триггера в определенное состояние.
Определенное начальное состояние триггеров устанавливается с помощью параметра DIGINITSTATE директивы .OPTIONS.
В моделях триггеров имеются параметры, характеризующие минимальные длительности сигналов установки и сброса и минимальную длительность импульсов. Если эти параметры больше нуля, то в процессе моделирования измеренные значения длительностей импульсов сравниваются с заданными данными и при наличии слишком коротких импульсов на экран выдаются предупреждающие сообщения (Warning messages), которые также передаются в программу Probe и заносятся в выходной файл с расширением *OUT.
Программируемые логические матрицы. Программируемые логические матрицы (ПЛМ, PLA — Programmable Logic Arrays) имеют ряд входов, которые формируют столбцы матрицы, и ряд выходов, образующих строки. Каждый выход (строка) управляется одним логическим элементом. Совокупность управляющих сигналов составляют программу для ПЛМ, которая определяет, какие входы соединяются с логическими элементами. В состав примитивов ПЛМ входят только однотипные вентили (И, ИЛИ, И-НЕ и т.п.), поэтому реальные ИС ПЛМ составляются из нескольких примитивов в виде макромоделей.
Программа ПЛМ вводится в задание на моделирование двояко:

  • предварительно записав ее в файл в формате JEDEC и указав его имя в описании примитива конкретной ПЛМ;
  • включив данные программы непосредственно в описание ПЛМ (используя конструкцию DATA=…), что менее удобно.

Однако при использовании библиотек, в которых ПЛМ оформлены в виде макромоделей, пользователю не нужно разбираться в деталях их моделей — достаточно указать имя модели ПЛМ, список узлов включениями с помощью опции TEXT указать имя JEDEC-файла, содержащего описание программы ПЛМ, как показано на следующем примере:
Х1 IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 IN9 IN10 IN11 IN12 IN13 IN14
+ OUT1 OUT2 OUT3 OUT4 PAL14H4 TEXT: JEDEC_FILE = "myprog.jed"
Здесь в схему включена ПЛМ типа PAL14H4, .программируемая из файла myprog. jed. Примитивы ПЛМ вводятся в задание на моделирование предложением:
Uххх <тип ПЛМ> (<количество входов>,<количество выходов>)
+ <+узел источника питания> <-узел источника питания>
+ <входной узел>* <выходной узел>*
+ <имя модели динамики> <имя модели вход/выход>
+ [FILЕ=<имя файла>]
+ [DАТА=<флаг системы счисления> $ <данные программы>$]
+ [MNTYMXDLY= < выбор значения задержки>]
+ [IO_LEVEL=< уровень модели интерфейса>]
Имеются ПЛМ следующих типов:
PLAND — матрица логики И; PLOR — матрица логики ИЛИ;
PLXOR — матрица логики исключающее ИЛИ;
PLNAND — матрица логики И-НЕ;
PLNOR — матрица логики ИЛИ-НЕ;
PLNXOR — матрица логики исключающее ИЛИ-НЕ;
PLANDC — матрица логики И, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLORC — матрица логики ИЛИ, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLXORC — матрица логики исключающее ИЛИ, содержащая для. каждого входа столбцы прямого и дополнительного кода;
PLNANDC — матрица логики И-НЕ, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLNORC — матрица логики ИЛИ-НЕ, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLNXORC — матрица логики исключающее ИЛИ, содержащая для каждого входа столбцы прямого и дополнительного кода. далее…

Описание аналоговых компонентов

Описание аналоговых компонентов
Параметры компонентов указываются двумя способами: 1) непосредственно в предложении, описывающем включение компонента в схему; 2) с помощью директивы .MODEL, имеющей структуру:
.MODEL <имя модели> [АКО:<имя модели прототипа>]
+ <имя типа модели>
+ ([<имя параметра>= <значение>
+ [<спецификация случайного разброса значения параметра>]]*
+ [Т_МЕАSURED=<значеншг>] [[Т_АВ8>=<значение>] или
+ [Т_REL_СLОВАL=<значение>] или [Т_REL_LOCAL=<значекие>]])
Здесь <имя модели> — имя модели компонента схемы, например RLOAD, KT315V, D104. После ключевого слова АКО (A Kind Of) помещается ссылка на имя модели прототипа, что позволяет указывать только значения различающихся параметров. Тип компонента определяется <именем типа модели>, как указано в табл. 4.13.
Имена типов аналоговых и цифровых компонентов

Имя типа модели

Тип компонента

Аналоговые компоненты

САР

Конденсатор

CORE

Магнитный сердечник трансформатора

D

Диод

GASFET

Арсенид-галлиевый полевой транзистор с каналом п-типа

IND

Индуктивность

ISWITCH

Ключ

LPNP

Боковой биполярный р-л-р-транзистор

NIGBT

Статически индуцированный биполярный транзистор

NJF

Полевой транзистор с каналом л-типа

NMOS

МОП-транзистор с каналом л-типа

NPN

Биполярный л-р-я-транзистор

PJF

Полевой транзистор с каналом р-типа

PMOS

МОП-транзистор с каналом р-типа

PNP

Биполярный р-л-р-транзистор

RES

Резистор

TRN

Линия передачи

VSWITCH

Ключ

Устройства интерфейса

DINPUT

Аналого-цифровой интерфейс

DOUTPUT

Цифро-аналоговый интерфейс

 

Имя типа модели

Тип компонента

Цифровые устройства

UADC

Аналого-цифровой преобразователь

UBTG

Двунаправленный переключающий вентиль

UDAC

Цифроаналоговый преобразователь

UDLY

Цифровая линия задержки

UEFF

Триггер с динамическим управлением

UGATE

Стандартный вентиль

UGFF

Триггер с потенциальным управлением

UIO

Модель входа /выхода цифрового устройства

UPLD

Программируемые логические матрицы

UROM

Постоянное запоминающее устройство

URAM

Оперативное запоминающее устройство

UTGATE

Вентиль с тремя состояниями

В директиве .MODEL в круглых скобках указывается список значений параметров модели компонента (если этот список отсутствует или не полный, то недостающие значения параметров модели назначаются по умолчанию). Приведем примеры этой директивы:
.MODEL RLOAD RES (R=1.5 TC1=0.2 TC2=.005)
.MODEL D104D(IS=1E-10)
.MODEL KT315V NPN (IS=1E-11 BF=50 DEV=5% LOT=20%)
.MODEL CK CAP (C=1 DEV=0.1)
.MODEL KT315G AKO:KT315A NPN (BF=130)
Каждый параметр может принимать случайные значения относительно своего номинального значения в соответствии со < спецификацией случайного’разброса значения параметра>, принимаемой во внимание только при статистическом анализе по директивам .МС и .WCASE (п. 4.1.2). Имеются два способа задания температур пассивных компонентов и полупроводниковых приборов (С, L, R, В, D, J, M, Q и Z). Во-первых, по директиве .MODEL задается температура, при которой измерены входящие в нее параметры:
Т_МЕАSUARED=<значение>
Это значение заменяет температуру Tnom, устанавливаемую по директиве .OPTIONS (по умолчанию 27 °С). Во-вторых, можно установить физическую температуру каждого устройства, заменяя глобальную температуру, устанавливаемую по директивам .TEMP, .STEP TEMP или .DC TEMP. Это возможно сделать, задавая:
1) значение абсолютной температуры устройства T_ABS;
2) относительную температуру T_REL_GLOBAL, так что абсолютная температура равна глобальной температуре плюс значение параметра T_REL_GLOBAL;
3) относительную температуру T_REL_LOCAL, так что абсолютная температура данного устройства равна абсолютной температуре устройства-прототипа (модель АКО) плюс значение параметра T_REL_LOCAL.

Описания аналого-цифровых (О) и цифроаналоговых (N) интерфейсов и цифровых устройств (U) приведены. Здесь же дадим правила описания аналоговых компонентов.

Задание начальных условий

Задание начальных условий.
Начальные значения узловых потенциалов по постоянному току задаются по директиве
.IC V(<HOMep узла>[,<номер узла>}) = Оначение ЭДС>*
Приведем пример
.IC V(5)=1.24V(IN)=0
К’указанным узлам подключаются источники постоянного напряжения с внутренним сопротивлением 0,0002 Ом, и рассчитывается режим по постоянному току. После завершения расчета эти источники отключаются — так задаются начальные значения узловых потенциалов перед расчетом переходных процессов.
Если в задании имеются и директива .NODESET, и директива .IC, то первая не будет выполняться при расчете режима по постоянному току перед началом анализа переходных процессов.
Задание начального приближения узловых потенциалов по постоянному току производится по директиве
.NODESET <V(<узел>[,<узел>])=<значение ЭДС>>*
Приведем пример
.NODESET V(9)=5.6 V(8,2)=4.95
Эта директива назначает начальное значение указанных потенциалов на нулевой итерации при расчете режима по постоянному току как в режиме DC, так и при расчете переходных процессов (в режиме DC Sweep она выполняется только на первом шаге варьирования источников напряжения). Если заданные значения узловых потенциалов близки к точному решению, то процесс итерационного расчета режима по постоянному току завершается за меньшее количество итераций. Эта директива полезна при расчете очень больших схем по частям и расчете схем с несколькими устойчивыми состояниями. далее…

Начинающим пользователям

Начинающим пользователям
Начинающим пользователям рекомендуется воспользоваться установкой параметров директивы .OPTIONS по умолчанию и изменять их по мере надобности после приобретения опыта моделирования.
В процессе моделирования программа PSpice генерирует различные сообщения, которые передаются в выходной файл и файл данных для программы Probe. Список сообщений о специфических ошибках в процессе, моделирования цифровых устройств приведен.
Статистические сведения о задании выводятся в выходной файл с расширением .OUT при введении опции АССТ в директиве .OPTION. Перечень выводимых данных приведен.
Данные, помещаемые в выходном файле

Параметр

Значение

NUNODS

Количество узлов схемы устройства без учета подсхем

NCNODS

Количество узлов схемы устройства с учетом подсхем

NUMNOD

Общее количество узлов схемы замещения устройства с учетом внутренних узлов встроенных моделей компонентов

NUMEL

Общее количество компонентов устройства с учетом подсхем

DIODES

Количество диодов с учетом подсхем

BJTS

Количество биполярных транзисторов с учетом подсхем

JFETS

Количество полевых транзисторов с учетом подсхем

MFETS

Количество МОП-транзисторов с учетом подсхем

GASFETS

Количество арсенид-галлиевых полевых транзисторов с учетом подсхем

 

Параметр

Значение

IGBTS

Количество статически индуцированных биполярных транзисторов с учетом подсхем

NDIGITAL

Количество цифровых устройств с учетом подсхем

NSTOP

Размерность воображаемой матрицы цепи (фактически не все элементы разреженных матриц хранятся в памяти)

NTTAR

Фактическое количество входов в матрице цепи в начале вычислений

NTTBR

Фактическое количество входов в матрице цепи в конце вычислений

NTTOV

Количество ненулевых элементов матрицы цепи

IFILL

Разность между NTTAR и NTTBR

IOPS

Количество операций с плавающей запятой, необходимых для решения одного матричного уравнения цепи

PERSPA

Степень разреженности матрицы цепи в процентах

NUMTTP

Количество шагов интегрирования переходного процесса

NUMRTP

Количество моментов времени при расчете переходного процесса, при которых шаг интегрирования был слишком велик и расчет повторен с меньшим шагом

NUMNIT

Общее количество итераций при расчете переходного процесса

DIGTP

Количество временных шагов при логическом моделировании

DIGEVT

Количество логических событий

DIGEVL

Количество вычислений логических состояний цифровых устройств

MEMUSE

Размер используемой области ОЗУ в байтах

Matrix solution

Время, затраченное на решение матричного уравнения

Matrix load

Время, затраченное на составление уравнений компонентов

READIN

Время, затраченное на чтение входного файла и поиск ошибок в нем

SETUP

Время, затраченное на формирование матрицы цепи

DC sweep

Время, затраченное на расчет передаточных функций по постоянному току

Bias point

Время, затраченное на расчет режима по постоянному току в рабочей точке

Digital simulation

Время, затраченное на вычисление логических состояний цифровых устройств

AC and noise

Время, затраченное на расчет в частотной области

Transient analysis

Время, затраченное на расчет переходного процесса

Monte Carlo

Время, затраченное на выполнение директив .МС и .WCASE

OUTPUT

Время, затраченное на переформатирование данных, необходимое перед выполнением директив .PRINT и .PLOT

OVERHEAD

Время, затраченное на выполнение задания

Total job time

Общее время выполнения задания, за исключением времени, затраченного на загрузку файлов программы PSpice

 

  • Parametric — многовариантный анализ. Вариация параметров назначается по директиве .STEP, имеющей следующие разновидности:
  • .STEP [LIN] <имя варьируемого параметра> <начальное значение> + <конечное значение> <шаг приращения параметра>
    .STEP [ОСТ] [DEC] <имя варьируемого параметра>
    + <начальное значение> <конечное значение> <количество точек>
    .STEP <имя варьируемого параметра> LIST < значение>*
    На каждом шаге вариации параметров по очереди выполняются все виды анализа характеристик цепи, задаваемых директивами .DC, .AC, .TRAN и др. Варьироваться могут все параметры всех моделей компонентов и глобальные параметры за исключением:

    • параметров L и W МОП-транзистора (разрешается варьировать аналогичные параметры LD и WD);
    • температурных коэффициентов TCI, TC2 резисторов и других компонентов.

    Приведем примеры:
    .STEP VIN -.8 .8 .2 .STEP LIN I2 5mA-2mA-0.1mA
    .STEP RES RMOD(R) 0.9 1.1 0.05
    .STEP TEMP LIST 0 20 27 50 80
    .STEP PARAM VPOWER 4 6 0.2
    Ключевое слово PARAM в последнем примере указывает, что после него следует имя глобального параметра, определенного ранее по директиве .PARAM.
    Дадим пояснения, как с помощью директивы .STEP организовать многовариантный анализ.
    Например, многовариантный анализ переходных процессов при изменении амплитуды А гармоиического сигнала реализуется следующим образом:
    .PARAM A=0
    VSIGNAL1 OSIN(0{A}1kHz)
    .STEP PARAM A LIST 12510 TRAN 0.1ms 5ms
    Обратим внимание, что при вариации глобальных параметров их необходимо предварительно объявить по директиве .PARAM.
    Изменение сопротивления резистора (и параметров других пассивных компонентов) осуществляется двояко. Во-первых, с помощью глобального параметра
    .PARAM P=1
    R1 2 О {Р}
    .STEP PARAM P 15,45,10
    Во-вторых, используя модель резистора
    .MODEL RMOD RES(R=15)
    R1 2 О RMOD 1
    .STEP RES RMOD(R) 15,45,10
    Здесь RMOD — имя модели резистора; RES — тип модели; R — имя варьируемого параметра.
    В связи с тем, что многовариантный анализ производится также с помощью директив .TEMP, .MC, .WCASE и .DC, в одном задании на моделирование вместе с директивой .STEP разрешается помещать только одну из них. Две директивы .STEP в одном задании не допускаются.

    При работе с управляющей оболочкой Schematics спецификация варьируемых параметров выполняется в диалоговом окне, открывающемся после нажатия на кнопку Parametric в меню выбора директив моделирования. Назначение его полей такое же, как и для директивы DC Sweep .

    Введение

    Введение
    На начальном этапе распространения в нашей стране САПР электронной аппаратуры на персональных компьютерах наибольшее распространение получили, пожалуй, пакеты программ P-CAD и OrCAD на платформе DOS. Оба пакета решали примерно одинаковые задачи: графический ввод принципиальных схем и разработка печатных плат, моделирование цифровых устройств и проектирование программируемых логических интегральных схем (ПЛИС). Моделирование аналоговых устройств предлагалось выполнять с помощью программы PSpice фирмы MicroSim. Однако однозначно ответить на вопрос: «Что лучше, P-CAD или OrCAD?» — невозможно. Каждый из этих пакетов имеет свои особенности, определяющие круг пользователей. Пакет P-CAD стал фактическим стандартом на промышленных предприятиях, обеспечивая выпуск конструкторской’и технологической документации [9—11]. Его последняя версия P-CAD 8.7 выпущена в марте 1998 г. OrCAD для DOS имел очень удобный редактор принципиальных схем, что обусловило его популярность. Однако редактор печатных плат и средства вывода данных на периферийные .устройства были удобнее в P-CAD. Поэтому после создания в OrCAD принципиальных схем обычно списки соединений передавались в P-CAD для вывода схем на принтер или плоттер и разработки печатной платы. Однако с появлением новых версий этих пакетов ситуация изменилась.
    Во-первых, из состава P-CAD версий 6.0-8.7 исключили программу моделирования цифровых устройств PC-LOGS, предусмотрев вместо этого интерфейс со специализированной системой проектирования цифровых устройств Viewlogic, в то время как фирма OrCAD интенсивно развивала собственные средства моделирования цифровых устройств и интерфейсы с программами разработки наиболее популярных ПЛИС. Во-вторых, OrCAD раньше переведен на платформу Windows, з то время как презентация P-CAD для Windows под названием ACCEL EDA 12.0 (разработчик фирма ACCEL Technologies) состоялась лишь в конце февраля 1996 г.
    Однако пакет ACCEL EDA раньше переведен на полностью 32-разрядную операционную систему Windows. Летом 1998 г. выпущена версия ACCEL EDA 14.0 для Windows 95/NT, в которой помимо расширения функциональных возможностей разработки печатных плат в ручном, автоматическом и интерактивном режиме, предусмотрены средства составления технической документации, ведения документооборота и организации работы большого коллектива разработчиков, используя средства Интернет. Кроме того предусмотрены интерфейсы с различными программами, в частности, со специализированной программой размещения компонентов и трассировки печатных проводников SPECCTRA фирмы Cadence Design Systems, пакетом программ проектирования цифровых устройств Workview Office (фирма Viewlogic Systems), программой моделирования аналого цифровых устройств Dr. Spice A/D (фирма Deutsch Research), программой анализа электрических характеристик проекта с учетом особенностей топологии печатной платы Signal Integrity (фирма INCASES Engineering), программой доработки печатных плат перед выпуском фотошаблонов ACCEL Gerber (фирма Advanced CAM Technologies). Все это дает основание считать ACCEL EDA для Windows профессиональной системой разработки печатных плат, практически полностью совместимой с популярной системой предыдущего поколения P-CAD для DOS, причем версии ACCEL EDA 15.1 присвоили наименование P-CAD 2000, следующая версия носит название P-CAD 2001.
    Фирма OrCAD (основана в 1985 г.) в начале 1997 г. выпустила систему нового поколения OrCAD 7.0 для Windows. Моделирование аналоговой или смешанной аналого-цифровой части проекта проводится с помощью программы PSpice, передавая описание проекта в текстовом виде, или с помощью пакета ICAP фирмы Intusoft, интегрируемого с графическим схемным редактором OrCAD Capture.
    В начале 1998 г. фирмы MicroSim и OrCAD объединились, причем новая фирма получила название OrCAD. В результате под маркой OrCAD начали распространяться программы моделирования и оптимизации аналоговых и смешанных аналого-цифровых устройств, разработанные прежде фирмой MicroSim и не имеющих пока интерфейса с редактором схем OrCAD Capture. В ноябре 1998 г. выпущена новая система OrCAD 9.0, объединившая все перечисленные выше модули под управлением одной интегрированной оболочки.

    В марте 2000 г. отделение Cadence PCB System Division фирмы Cadence Design Systems, в которое преобразована компания OrCAD, выпустило очередную версию OrCAD 9.2. В нее включили второй редактор принципиальных схем PSpice Schematics, заимствованный из популярного в свое время пакета DesignLab (по нашему мнению, он удобнее OrCAD Capture), ~и из нее, к сожалению, исключили модуль проектирования цифровых устройств OrCAD Express (замененный поставляемым отдельно пакетом программ FPGA Studio фирмы Synplicity).