Записи с меткой «логический»
Параметры модели динамики ОЗУ
Параметры модели динамики ОЗУ
Идентификатор |
Параметр |
Идентификатор |
Параметр |
||
TPADHMN |
Время выборки адреса при переключении выходов 0->1, минимальное значение |
TSUDEWMN |
Время установления данных относительно переднего фронта сигнала разрешения, минимальное значение |
||
TPADHTY |
То же, типичное значение |
TSUDEWTY |
То же, типичное значение |
||
TPADHMX |
То же, максимальное значение |
TSUDEWMX |
То же, максимальное значение |
||
TPADLMN |
Время выборки адреса при переключении выходов 1->0, минимальное значение |
TSUAEWMN |
Время установления адреса относительно переднего фронта сигнала разрешения, минимальное значение |
||
TPADLTY |
То же, типичное значение |
TSUAEWTY |
То же, типичное значение |
||
TPADLMX |
То же, максимальное значение |
TSUAEWMX |
То же, максимальное значение |
||
TPERDHMN |
Время выборки разрешения при переключении выходов Z->1, минимальное значение |
TWEWHMN |
Длительность сигнала разрешения при записи 1, минимальное значение |
||
TPERDHTY |
То же, типичное значение |
TWEWHTY |
То же, типичное значение |
||
TPERDHMX |
То же, максимальное значение |
TWEWHMX |
То же, максимальное значение |
||
TPERDLMN |
Время выборки разрешения при переключении выходов Z- >0, минимальное значение |
TWEWLMN |
Длительность сигнала разрешения при записи 0, минимальное значение |
||
TPERDLTY |
То же, типичное значение |
TWEWLTY |
То же, типичное значение |
||
TPERDLMX |
То же, максимальное значение |
TWEWLMX |
То же, максимальное значение |
||
TPERDHZMN |
Время выборки разрешения при переключении выходов 1- >Z, минимальное значение |
THDEWMN |
Время удержания входных данных относительно заднего фронта сигнала разрешения записи, минимальное значение |
||
TPERDHZTY |
То же, типичное значение |
THDEWTY |
То же, типичное значение |
||
TPERDHZMX |
То же, максимальное значение |
THDEWMX |
То же, максимальное значение |
||
TPERDLZMN |
Время выборки разрешения при переключении выходов 0->Z, минимальное значение |
THAEWMN |
Время удержания адреса по отношению к заднему фронту сигнала разрешения записи, минимальное значение |
||
TPERDLZTY |
То же, типичное значение |
THAEWTY |
То же, типичное значение |
||
TPERDLZMX |
То же, максимальное значение |
THAEWMX |
То же, максимальное значение |
||
Прочие устройства. Источники постоянных логических сигналов.
Эти компоненты имеют выходы, но не имеют входов. Логический уровень выходного сигнала равен «1» для источников типа PULLUP и «О» для источников типа PULLDN.
Внутренние сопротивления источников задаются при описании модели вход/выход. Модель динамики эти источники не имеют. Приведем в табл. 4.43 их описание.
Источники постоянных логических сигналов
Тип |
Параметр |
Порядок перечисления выводов |
Функциональное назначение |
||
PULLUP |
Количество источников логического сигнала «1» |
Вых.1, вых. 2, … |
Матрица источников |
||
PULLDN |
Количество источников логического сигнала «0» |
Вых.1, вых. 2, … |
Матрица источников |
||
Приведем пример задания источников логических сигналов со своими моделями вход/выход:
U4 PULLUP(2) $G_DPWR $G_DGND PINO PIN1 R2K ; Два источника «1»
U5 PULLDN(4) $G_DPWR $G_DGND BUSO, BUS1, BUS2, BUSS R50 ; Четыре источника «О»
.MODEL R2K UIO (drvh=2K)
.MODEL R50 UIO (drvl=50)
Цифровые линии задержки. Они осуществляют задержку входного сигнала любой длительности (заметим, что вентили не пропускают импульсы, длительность которых меньше времени задержки). далее…
Перечень триггеров
Перечень триггеров
Тип |
Параметры |
Порядок перечисления выводов |
Функциональное назначение |
||
Триггеры с динамическим управлением |
|||||
JKFF |
Количество триггеров |
S, R, С, J 1 , J 2 ….. K 1 , K 2 , …. Q 1 , Q 2 ….. Q 1 , Q 2 , … |
JK-триггер с отрицательным фронтом срабатывания и низким уровнем сигнала установки и сброса |
||
DFF |
Количество триггеров |
S, R, С, D 1 , D 2 ….. Q 1 , Q 2 …..Q 1 , Q 2 , … |
D-триггер с положительным фронтом срабатывания и низким уровнем сигнала установки и сброса |
||
Триггеры. с потенциальным управлением |
|||||
SRFF |
Количество триггеров |
S, R, G, S 1 , S 2 ….. R 1 , R 2 , …, Q 1 ,Q 2 ….. Q 1 , Q2, … |
Двухтактный синхронный RS-триггер |
||
DLTCH |
Количество триггеров |
S, R, G, D 1 , D 2 , …, Q 1 , Q 2 , …, Q 1 ,Q 2 , … |
Однотактный синхронный D-триггер |
||
Модели динамики триггеров с динамическим управлением имеют формат .MODEL <имя модели> UEFF [(параметры)]
Параметры модели триггеров с динамическим управлением типа UEFF приведены (значения-по умолчанию — 0, единица измерения — с). Косая черта «/» означает «или»; например, запись S/R означает сигнал S или R.
Параметры моделей триггеров с динамическим управлением
Идентификатор |
Параметр |
||
TPPCQLHMN |
Задержка перехода «0»->«1» со входа S/R к выходам Q/Q, минимальное значение |
||
TPPCQLHTY |
То же, типичное значение |
||
TPPCQLHMX |
То же, максимальное значение |
||
TPPCQHLMN |
Задержка перехода «1»->«0» со входа S/R к выходам Q/Q, минимальное значение |
||
TPPCQHLTY |
То же, типичное значение |
||
TPPCQHLMX |
То же, максимальное значение |
||
TWPCLMN |
Максимальная длительность сигнала «0» на входе S/R, минимальное значение |
||
TWPCLTY |
То же, типичное значение |
||
TWPCLMX |
То же, максимальное значение |
||
TPCLKQLHMN |
Задержка перехода «0»->«1» от фронта импульса С/С до выхода Q/Q, минимальное значение |
||
TPCLKQLHTY |
То же, типичное значение |
||
TPCLKQLHMX |
То же, максимальное значение |
||
Идентификатор |
Параметр |
||
TPCLKQHLMN |
Задержка перехода «1»- >«0» от фронта импульса С/С до выхода Q/Q, минимальное значение |
||
TPCLKQHLTY |
То же, типичное значение |
||
TPCLKQHLMX |
То же, максимальное значение |
||
TWCLKLMN |
Минимальная длительность сигнала «0» на входе С/С, минимальное значение |
||
TWCLKLTY |
То же, типичное значение |
||
TWCLKLMX |
То же, максимальное значение |
||
TWCLKHMN |
Минимальная длительность сигнала «1» на входе С/С, минимальное значение |
||
TWCLKHTY |
То же, типичное значение |
||
TWCLKHMX |
То же, максимальное значение |
||
TSUDCLKMN |
Время подготовки к работе по входам J/K/D перед действием фронта синхроимпульса С, минимальное значение |
||
TSUDCLKTY |
То же, типичное значение |
||
TSUDCLKMX |
То же, максимальное значение |
||
TSUPCCLKHMN |
Длительность сигнала «1» на входах S/R при действии фронта синхроимпульса С/С, минимальное значение |
||
TSUPCCLKHTY |
То же, типичное значение |
||
TSUPCCLKHMX |
То же, максимальное значение |
||
THDCLKMN |
Длительность сигнала на входе J/K/D после действия фронта синхроимпульса С/С, минимальное значение 1 |
||
THDCLKTY |
То же, типичное значение |
||
THDCLKMX |
То же, максимальное значение |
||
Модель динамики триггеров с потенциальным управлением имеет формат .MODEL <имя модели> UGFF [(параметры)]
Параметры моделей триггеров с потенциальным управлением типа UGFF приведены в табл. 4.39 (значения по умолчанию — 0, единица измерения — с).
Параметры моделей триггеров с потенциальным управлением
Идентификатор |
Параметр |
||
TPPCQLHMN |
Задержка перехода «0»->«1» со входа S/R к выходам Q/Q, минимальное значение |
||
TPPCQLHTY |
То же, типичное значение |
||
TPPCQLHMX |
То же, максимальное значение |
||
TPPCQHLMN |
Задержка перехода «1»- »«0» со входа S/R к выходам Q/Q, минимальное значение |
||
TPPCQHLTY |
То же, типичное значение |
||
Идентификатор |
Параметр |
||
TPPCQHLMX |
To же, максимальное значение |
||
TWPCLMN |
Минимальная длительность сигнала «0» на входе S/R, минимальное значение |
||
TWPCLTY |
То же, типичное значение |
||
TWPCLMX |
То же, максимальное значение |
||
TPGQLHMN |
Задержка перехода «0»->«1» от фронта импульса синхронизации G до выхода Q/Q, минимальное значение |
||
TPGQLHTY |
То же, типичное значение |
||
TPGQLHMX |
То же, максимальное значение |
||
TPGQHLMN |
Задержка перехода «1»->«0» от фронта импульса синхронизации G до выхода Q/Q, минимальное значение |
||
TPGQHLTY |
То же, типичное значение |
||
TPGQHLMX |
То же, максимальное значение |
||
TPDQLHMN |
Задержка перехода «0»->«1» от входа S/R/D до выхода Q/Q |
||
TPDQLHTY , |
То же, типичное значение |
||
TPDQLHMX |
То же, максимальное значение |
||
TPDQHLMN |
Задержка перехода «1»->«0» от входа S/R/D до выхода Q/Q |
||
TPDQHLTY |
То же, типичное значение |
||
TPDQHLMX |
То же, максимальное значение |
||
TWGHMN |
Минимальная длительность сигнала «1» на входе G, минимальное значение |
||
TWGHTY |
То же, типичное значение |
||
TWGHMX |
То же, максимальное значение |
||
TSUDGMN |
Время подготовки к работе по входам S/R/D перед действием фронта синхроимпульса G, минимальное значение |
||
TSUDGTY |
То же, типичное значение |
||
TSUDGMX |
То же, максимальное значение |
||
TSUPCGHMN |
Длительность сигнала «1» на входах S/R при действии фронта синхроимпульса G, минимальное значение |
||
TSUPCGHTY |
То же, типичное значение |
||
TSUPCGHMX |
То же, максимальное значение |
||
THDGMN |
Длительность сигнала на входе S/R/D после действия фронта синхроимпульса G, минимальное значение |
||
THDGTY |
То же, типичное значение |
||
THDGMX |
То же, максимальное значение |
||
По умолчанию в начальный момент времени выходные состояния триггеров приняты неопределенными (состояния X). Они остаются таковыми до подачи сигналов установки или сброса или перехода триггера в определенное состояние.
Определенное начальное состояние триггеров устанавливается с помощью параметра DIGINITSTATE директивы .OPTIONS.
В моделях триггеров имеются параметры, характеризующие минимальные длительности сигналов установки и сброса и минимальную длительность импульсов. Если эти параметры больше нуля, то в процессе моделирования измеренные значения длительностей импульсов сравниваются с заданными данными и при наличии слишком коротких импульсов на экран выдаются предупреждающие сообщения (Warning messages), которые также передаются в программу Probe и заносятся в выходной файл с расширением *OUT.
Программируемые логические матрицы. Программируемые логические матрицы (ПЛМ, PLA — Programmable Logic Arrays) имеют ряд входов, которые формируют столбцы матрицы, и ряд выходов, образующих строки. Каждый выход (строка) управляется одним логическим элементом. Совокупность управляющих сигналов составляют программу для ПЛМ, которая определяет, какие входы соединяются с логическими элементами. В состав примитивов ПЛМ входят только однотипные вентили (И, ИЛИ, И-НЕ и т.п.), поэтому реальные ИС ПЛМ составляются из нескольких примитивов в виде макромоделей.
Программа ПЛМ вводится в задание на моделирование двояко:
- предварительно записав ее в файл в формате JEDEC и указав его имя в описании примитива конкретной ПЛМ;
- включив данные программы непосредственно в описание ПЛМ (используя конструкцию DATA=…), что менее удобно.
Однако при использовании библиотек, в которых ПЛМ оформлены в виде макромоделей, пользователю не нужно разбираться в деталях их моделей — достаточно указать имя модели ПЛМ, список узлов включениями с помощью опции TEXT указать имя JEDEC-файла, содержащего описание программы ПЛМ, как показано на следующем примере:
Х1 IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 IN9 IN10 IN11 IN12 IN13 IN14
+ OUT1 OUT2 OUT3 OUT4 PAL14H4 TEXT: JEDEC_FILE = "myprog.jed"
Здесь в схему включена ПЛМ типа PAL14H4, .программируемая из файла myprog. jed. Примитивы ПЛМ вводятся в задание на моделирование предложением:
Uххх <тип ПЛМ> (<количество входов>,<количество выходов>)
+ <+узел источника питания> <-узел источника питания>
+ <входной узел>* <выходной узел>*
+ <имя модели динамики> <имя модели вход/выход>
+ [FILЕ=<имя файла>]
+ [DАТА=<флаг системы счисления> $ <данные программы>$]
+ [MNTYMXDLY= < выбор значения задержки>]
+ [IO_LEVEL=< уровень модели интерфейса>]
Имеются ПЛМ следующих типов:
PLAND — матрица логики И; PLOR — матрица логики ИЛИ;
PLXOR — матрица логики исключающее ИЛИ;
PLNAND — матрица логики И-НЕ;
PLNOR — матрица логики ИЛИ-НЕ;
PLNXOR — матрица логики исключающее ИЛИ-НЕ;
PLANDC — матрица логики И, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLORC — матрица логики ИЛИ, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLXORC — матрица логики исключающее ИЛИ, содержащая для. каждого входа столбцы прямого и дополнительного кода;
PLNANDC — матрица логики И-НЕ, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLNORC — матрица логики ИЛИ-НЕ, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLNXORC — матрица логики исключающее ИЛИ, содержащая для каждого входа столбцы прямого и дополнительного кода. далее…
Аналого-цифровой интерфейс
Аналого-цифровой интерфейс
Аналого-цифровые интерфейсы предназначены для преобразования аналогового напряжения в логический уровень. Они имитируют входные каскады цифровых ИС. Их схема замещения показана, а. Информация о логическом уровне сигнала на выходе интерфейса А/Ц может направляться двояко:
- в модуль логического моделирования программы PSpice;
- в файл (позднее он может быть просмотрен визуально или использован в качестве источника цифрового сигнала в следующем сеансе моделирования).
При взаимодействии аналоговых и цифровых компонентов в процессе моделирования описание интерфейса А/Ц (digital output: analog-to-digital) имеет формат
Оххх <+узел интерфейса> <-узел интерфейса> <имя модели А/Ц> + DGTNET =<ижя цифрового узла> <имя модели. вход/выход>
При записи логических уровней в файл описание интерфейса А/Ц имеет формат
Оххх <+узел интерфейса> <-узел интерфейса> <имя модели А/Ц> + [SIGNAME=<имя цифрового сигнала>]
Приведем примеры:
О12 ANALOG_NODE DIGITAL_GND DOUTJ33 DGTLNET=DIG_NODE IO_STD OVCO 17 0 TO_TTL SIGNAME=VCO_OUT; передача данных в файл
Модель аналого-цифрового интерфейса описывается предложением .MODEL <имя модели А/Ц> DOUTPUT [<параметры модели>] Параметры модели аналого-цифрового интерфейса приведены в табл. 4.25.
Параметры аналого-цифрового интерфейса
Идентификатор |
Параметр |
Значение по умолчанию |
Единица измерения |
||
RLOAD |
Сопротивление нагрузки |
1/GMIN |
Ом |
||
CLOAD |
Емкость нагрузки |
0 |
Ф |
||
CHGONLY |
Флаг преобразования: 0 — преобразование на каждом шаге по времени; 1 — преобразование при наличии изменения входного напряжения (только при записи в файл) |
||||
SONAME |
Имя логического состояния «0» |
— |
— |
||
SOVLO |
Нижний уровень напряжения логического «0» |
— |
В |
||
SOVHI |
Верхний уровень напряжения логического |
«0» |
— |
||
S1NAME |
Имя логического состояния «1» |
— |
— |
||
S1VLO |
Нижний уровень напряжения логической «1» |
— |
В |
||
S1VHI |
Верхний уровень напряжения логической «1» |
— |
в |
||
S19NAME |
Имя логического состояния «19» |
— |
— |
||
S19VLO |
Нижний уровень напряжения логического состояния «19» |
— |
в |
||
S19VHI |
Верхний уровень напряжения логического состояния «19» |
— |
в |
||
SXNAME |
Имя логического состояния, когда напряжение на узле интерфейса находится вне заданных границ |
? |
— |
||
FILE |
Имя файла цифрового сигнала (только при записи в файл) |
— |
— |
||
FORMAT |
Код формата входного файла цифровых сигналов (только при записи в файл) |
1 |
— |
||
TIMESTEP |
Интервал дискретизации по времени при записи в файл |
10- 9 |
с |
||
TIMESCALE |
Масштабный коэффициент при расчете интервала времени TIMESTEP (только при записи в файл) |
1 |
— |
||
Каждому i-му логическому состоянию соответствует определенный диапазон напряжений SiVL0…SiVH1. До тех пор пока входное напряжение интерфейса
А/Ц V ex не выходит за его границы, логическое состояние на выходе интерфейса А/Ц не изменяется. далее…
Описание цифровых компонентов
Описание цифровых компонентов
Основные понятия
Первоначально программа PSpice была предназначена для моделирования чисто аналоговых устройств. В настоящее время она обеспечивает моделирование смешанных аналого-цифровых цепей, которые, в частности, могут состоять только из цифровых устройств и не содержать аналоговых блоков. Обычно смешанные устройства моделируются в режиме .TRAN (расчет переходных процессов), однако другие режимы также доступны. В режиме .DC задержки сигналов в цифровых блоках игнорируются и рассчитываются логические уровни выходов цифровых компонентов в стационарном режиме. В режимах .AC, .NOISE, .TF и .SENS цифровые компоненты не участвуют в анализе малосигнальных частотных характеристик цепи, лишь для аналоговых частей аналого-цифровых и цифроана-логовых интерфейсов составляются линеаризированные схемы замещения их входных и выходных комплексных сопротивлений. Директивы программы PSpice описаны, здесь же обсудим специфику моделирования цифроаналоговых устройств.
Реальные цифровые ИС в программе PSpice представлены в виде примитивов U xxx, отражающих их функционирование на логическом уровне, и двух аналого-цифровых и цифроаналоговых интерфейсов А/Ц и Ц/А, отображающих их входные и выходные каскады. В задании на моделирование указываются только примитивы цифровых устройств Uxxx. Если при этом цифровые ИС соединяются непосредственно друг с другом, то блоки интерфейсов во внимание не принимаются. Если же ко входу или выходу ИС подключен аналоговый компонент, то необходимо включить соответствующий интерфейс. В принципе они могут быть вручную включены в описание задания на моделирование (в файл.*.СIR) как отдельные компоненты, однако программа PSpice Schematics делает это автоматически.
Итак, смешанные аналого-цифровые цепи состоят из компонентов трех типов:
- аналоговые компоненты;
- устройства сопряжения аналоговых и цифровых компонентов (устройства интерфейса);
- цифровые компоненты (примитивы).
Соответственно различают три типа узлов:
- аналоговые узлы, к которым подключены только аналоговые устройства;
- цифровые узлы, к которым подключены только цифровые устройства;
- узлы интерфейса, к которым подключена комбинация аналоговых и цифровых устройств
Программа PSpice Schematics автоматически расщепляет каждый узел интерфейса на два узла — чисто аналоговый и чисто цифровой — и включает между ними макромодель аналого-цифрового или цифроаналогового интерфейса. Кроме того, к моделям интерфейсов автоматически подключается источник питания цифровых схем. далее…